Процессор Dunnington для масштабируемых (многопроцессорных) серверов
Сегодняшняя платформа Intel на базе набора микросхем 7300 в сочетании с четырехъядерным процессором Intel Xeon 7300 является предпочтительной платформой для виртуализации многопроцессорных серверов. Процессор Dunnington, выход которого запланирован на вторую половину 2008 года, совместим по разъему с данной платформой. Dunnington – первый шестиядерный процессор с архитектурой Intel. Он будет производиться по 45-нм производственной технологии, содержать 1,9 млрд транзисторов и иметь общую кэш-память третьего уровня объемом до 16 МБ.
![](https://resizer.mail.ru/p/0ed30435-dbc3-5d95-aa51-f239060696a7/AQAKw_oA9IkYMeRitbOK9Zua9EWJi8s9w12i5kDmQYFjldntSliH3crvtHbe2ER79G4-8qfiej7vKcuLL3oV1VcZ42w.jpg)
На базе процессора Tukwila будут построены самые высокопроизводительные в мире компьютеры
![](https://resizer.mail.ru/p/7e22ac95-9d79-5ce1-be98-e2632238977a/AQAKbtzGvyMR-93a5u6fMWbje-Rub5RDXbiMGdtusPN2Im8QOv46hMDFoLULbiCXDS5ERcwGGsY5LvrAQgiO5VfMsok.jpg)
Nehalem – новаторская динамически масштабируемая процессорная микроархитектура следующего поколения
Новая микроархитектура, продукты на базе которой появятся во второй половине с. г., способна обеспечить значительное повышение производительности и энергоэффективности будущих продуктов по сравнению с имеющимися на сегодняшний день микропроцессорами Intel. Модели процессоров с микроархитектурой Nehalem будут располагать от 2 до 8 ядер. В них также будет реализована технология Simultaneous Multi-Threading - общее количество исполняемых потоков составит от 4 до 16. Пропускная способность подсистемы памяти устройств с процессорами на базе микроархитектуры Nehalem в четыре раза превысит аналогичный показатель сегодняшних систем с самыми современными высокопроизводительными процессорами Intel Xeon.
![](https://resizer.mail.ru/p/3ca14509-37db-5964-ae44-c32a01271c15/AQAKbUJaAmU1aAw6fhgSOBVRRepAQ1PfFLs7I7XcxryRpDYmm1i8qq8LELKVzOwViR2SceWt0vfgJGfXcs3O91lClPs.jpg)
Другие технические характеристики: поддержка памяти DDR3 с частотой 800, 1066 и 1333 МГц, расширение набора инструкций SSE4.2, кэш-память для инструкций объемом 32 КБ, кэш-память для данных объемом 32 КБ, кэш-память L2 с малым временем ожидания для данных и инструкций объемом 256 КБ на каждое ядро, а также новая иерархия построения кэш-памяти TLB (Translation Lookaside Buffer, буфер быстрого преобразования адреса). Эти технические усовершенствования способствуют повышению производительности и гибкости широкого спектра будущей продукции на базе микроархитектуры Nehalem. Новая платформа Tylersburg на базе данной продукции может быть сконфигурирована как для однопроцессорных высокопроизводительных настольных ПК (High End Desktop, HEDT), так и для двухпроцессорных систем - решений для высокопроизводительных вычислений и серверов.
%%%
Концепция Visual Computing: новые возможности графики
Концепция трехмерной графики высокой четкости Visual Computing полностью изменит ощущения конечных пользователей. Технологии следующего поколения позволят создавать реалистичные игры и воспроизводить изображения и видео высокой четкости, а также высококачественный звук. Но для поддержки этих технологий необходимы огромные вычислительные мощности и новая архитектура процессоров.
![](https://resizer.mail.ru/p/ff3f4058-557b-54e0-b4a7-08656962e0ac/AQAKBdqVleIcswMyyK1JOAtuKYPxb_3KdnWelxYm0d4cVqvNVo-qqOni4Nl3uD8y30joo1B1HnVjpnDuVef-qHB5tWQ.jpg)
Для реализации концепции Visual Computing необходима единая платформа. Она включает в себя многоядерный процессор с масштабируемой до уровня терафлопс производительностью, набор микросхем и графическую подсистему, а также ПО и соответствующие инструментальные средства. Корпорация Intel продолжает вкладывать средства в ускорение развития технологий, продукции и платформ, приближающих реализацию концепции визуальных вычислений.
Архитектура Larrabee для визуальных вычислений
Архитектура Larrabee, которую Intel планирует продемонстрировать уже в текущем году, представляет следующий шаг в развитии платформ для визуальных вычислений. Архитектура Larrabee включает в себя высокопроизводительное многопоточное векторное графическое устройство (vector processing unit, VPU), в котором реализован новый набор векторных команд, в том числе целочисленные арифметические инструкции и инструкции с плавающей запятой, а также векторные операции с памятью и условные команды. В архитектуре Larrabee также реализована новая аппаратная технология когерентной кэш-памяти для поддержки многоядерных вычислений. Новые архитектура и расширение наборов инструкций позволят повысить производительность, энергоэффективность и возможности программирования систем, чтобы полностью реализовать потенциал визуального программирования, а также множества современных приложений, являющихся по сути параллелизованными. Инструментальные средства являются важнейшей составляющей успеха, и программные продукты Intel Software Products помогут в разработке приложений для архитектуры Larrabee, а также в решении других задач. Приложения для архитектуры Larrabee также будут поддерживать стандартные программные интерфейсы, такие как DirectX и OpenGL.
Intel AVX: очередное расширение набора инструкций Intel
Расширение набора инструкций Intel AVX (Advanced Vector Extensions) позволит разработчикам ПО повысить производительность мультимедийных приложений, вычислений с плавающей запятой, а также задач с высокой степенью загрузки процессора. Расширения AVX также позволят повысить энергоэффективность. Они обеспечивают обратную совместимость с имеющимися процессорами Intel. Основные преимущества новой технологии – расширение векторных операций с 128 разрядов до 256. В результате до двух раз повышается производительность при выполнении инструкций с плавающей запятой. Усовершенствование перегруппировки данных способствует повышению эффективности их обработки, а трехоперандный неразрушающий синтаксис инструкций предоставляет разработчикам дополнительные преимущества. Корпорация Intel обнародует подробную спецификацию в начале апреля на Форуме Intel для разработчиков в Шанхае. Реализация этих расширений набора инструкций планируется в микроархитектуре под кодовым наименованием Sandy Bridge в 2010 году.